http://caotang.za.org/blog/index.php zh-cn http://caotang.za.org/blog/read.php?150 清明远布 <> Tue, 28 Jun 2005 04:50:15 +0000 http://caotang.za.org/blog/read.php?150 http://caotang.za.org/blog/read.php?149 清明远布 <> Tue, 28 Jun 2005 04:46:58 +0000 http://caotang.za.org/blog/read.php?149

孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，
通常是将孤立铜区接地或删除。在实际的制作中，PCB厂家将一些板的空置部分增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。 ]]> http://caotang.za.org/blog/read.php?148 清明远布 <> Tue, 28 Jun 2005 04:43:58 +0000 http://caotang.za.org/blog/read.php?148

A. 主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。

B. 对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。 ]]> http://caotang.za.org/blog/read.php?147 清明远布 <> Tue, 28 Jun 2005 04:41:31 +0000 http://caotang.za.org/blog/read.php?147

A. 在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。

B. 在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。

C. 在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。 ]]> http://caotang.za.org/blog/read.php?146 清明远布 <> Tue, 28 Jun 2005 04:37:18 +0000 http://caotang.za.org/blog/read.php?146

PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好。 ]]> http://caotang.za.org/blog/read.php?145 清明远布 <> Tue, 28 Jun 2005 04:34:23 +0000 http://caotang.za.org/blog/read.php?145

即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。 ]]> http://caotang.za.org/blog/read.php?144 清明远布 <> Tue, 28 Jun 2005 04:30:22 +0000 http://caotang.za.org/blog/read.php?144

主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。 ]]> http://caotang.za.org/blog/read.php?143 清明远布 <> Tue, 28 Jun 2005 04:27:59 +0000 http://caotang.za.org/blog/read.php?143

尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。 ]]> http://caotang.za.org/blog/read.php?142 清明远布 <> Tue, 28 Jun 2005 04:24:19 +0000 http://caotang.za.org/blog/read.php?142

防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。 ]]> http://caotang.za.org/blog/read.php?141 清明远布 <> Tue, 28 Jun 2005 04:20:47 +0000 http://caotang.za.org/blog/read.php?141

在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。

A. 对于点对点（一个输出对应一个输入）连接，可以选择始端串联匹配或终端并联匹配。前者结构简单，成本低，但延迟较大。后者匹配效果好，但结构复杂，成本较高。
B. 对于点对多点（一个输出对应多个输出）连接，当网络的拓朴结构为菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点对点结构。
星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配。在实际操作中要兼顾成本、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可接受的范围即可。 ]]>