http://caotang.za.org/blog/index.php zh-cn http://caotang.za.org/blog/read.php?208 清明远布 <> Wed, 25 Aug 2010 01:29:55 +0000 http://caotang.za.org/blog/read.php?208
    这里简单构造了一个“场景”，结合下图介绍一下地回流和电源回流以及一些跨分割问题。为方便作图，把层间距放大。

   IC1为信号输出端，IC2为信号输入端(为简化PCB模型，假定接收端内含下接电阻)第三层为地层。IC1和IC2的地均来自于第三层地层面。顶层右上角为一块电源平面，接到电源正极。C1和C2分别为IC1、IC2的退耦电容。图上所示的芯片的电源和地脚均为发、收信号端的供电电源和地。

    在低频时，如果S1端输出高电平，整个电流回路是电源经导线接到VCC电源平面，然后经橙色路径进入IC1，然后从S1端出来，沿第二层的导线经R1端进入IC2，然后进入GND层，经红色路径回到电源负极。

    但在高频时，PCB所呈现的分布特性会对信号产生很大影响。我们常说的地回流就是高频信号中经常要遇到的一个问题。当S1到R1的信号线中有增大的电流时，外部的磁场变化很快，会使附近的导体感应出一个反向的电流。如果第三层的地平面是完整的地平面的话，那么会在地平面上会有一个蓝色虚线标示的电流；如果TOP层有一个完整的电源平面的话，也会在顶层有一个沿蓝色虚线的回流。此时信号回路有最小的电流回路，向外辐射的能量最小，耦合外部信号的能力也最小。(高频时的趋肤效应也是向外辐射能量最小，原理是一样的。)


    由于高频信号电平和电流变化都很快，但是变化周期短，需要的能量并不是很大，所以芯片是和离芯片最近的退耦电容取电的。当C1足够大，而且反应又足够快(有很低的ESR值，通常用瓷片电容。瓷片电容的ESR远低于钽电容。)，位于顶层的橙色路径和位于GND层的红色路径可以看成是不存在的(存在一个和整板供电对应的电流，但不是与图示信号对应的电流)。

    因此，按图中构造的环境，电流的整个通路是：由C1的正极->IC1的VCC->S1->L2信号线->R1->IC2的GND->过孔->GND层的黄色路径->过孔->电容负极。可以看到，电流的垂直方向有一个棕色的等效电流，中间会感应出磁场，同时，这个环面也能很容易的耦合到外来的干扰。如果和图中信号为一条时钟信号，并行有一组8bit的数据线，由同一芯片的同一电源供电，电流回流途径是相同的。如果数据线电平同时同向翻转的话，会使时钟上感应一个很大的反向电流，如果时钟线没有良好的匹配的话，这个串扰足以对时钟信号产生致命影响。这种串扰的强度不是和干扰源的高低电平的绝对值成正比，而是和干扰源的电流变化速率成正比，对于一个纯阻性的负载来说，串扰电流正比于dI/dt=dV/(T10%-90%*R)。式中的dI/dt (电流变化速率)、dV(干扰源的摆幅)和R(干扰源负载)都是指干扰源的参数(如果是容性负载的话，dI/dt是与T10%-90%的平方成反比的。)。从式中可以看出，低速的信号未必比高速信号的串扰小。也就是我们说的：1kHZ的信号未必是低速信号，要综合考虑沿的情况。对于沿很陡的信号，是包含很多谐波成分的，在各倍频点都有很大的振幅。因此，在选器件的时候也要注意一下，不要一味选开关速度快的芯片，不仅成本高，还会增加串扰以及EMC问题。

    任何相邻的电源层或其它的平面，只要在信号两端有合适的电容提供一个到GND的低电抗通路，那么这个平面就可以作为这个信号的回流平面。在平常的应用中，收发对应的芯片IO电源往往是一致的，而且各自的电源与地之间一般都有0.01-0.1uF的退耦电容，而这些电容也恰恰在信号的两端，所以该电源平面的回流效果是仅次于地平面的。而借用其他的电源平面做回流的话，往往不会在信号两端有到地的低电抗通路。这样，在相邻平面感应出的电流就会寻找最近的电容回到地。如果这个“最近的电容”离始端或终端很远的话，这个回流也要经过“长途跋涉”才能形成一个完整的回流通路，而这个通路也是相邻信号的回流通路，这个相同的回流通路和共地干扰的效果是一样的，等效为信号之间的串扰。

对于一些无法避免的跨电源分割的情况，可以在跨分割的地方跨接电容或RC串联构成的高通滤波器(如10欧电阻串680p电容，具体的值要依自己的信号类型而定，即要提供高频回流通路，又要隔离相互平面间的低频串扰)。这样可能会涉及到在电源平面之间加电容的问题，似乎有点滑稽，但肯定是有效的。如果一些规范上不允许的话，可以在分割处两平面分别引电容到地。
    对于借用其它平面做回流的情况，最好能在信号两端适当增加几个小电容到地，提供一个回流通路。但这种做法往往难以实现。因为终端附近的表层空间大多都给匹配电阻和芯片的退耦电容占据了。

    时间原因就先写这些…如果有遗漏或错误的地方请大家提醒。共同学习提高^_^。 ]]> http://caotang.za.org/blog/read.php?172 清明远布 <> Sat, 12 Jul 2008 04:38:55 +0000 http://caotang.za.org/blog/read.php?172


一、PCB板的跨分割设计
电路上PCB走线穿过地（电源）层分割，信号的完整性会受到很大的影响，以及电路的EMI和EMC特性也发生变化，这就是跨分割问题。这些也往往是电子工程师容易忽略的问题。跨分割问题的产生主要有两个来源：


1、电源/地平面的分割
如图4-12所示，在同一层（地层）上有模拟地和数字地的分割。当PCB走线穿过这个分割带时，跨分割问题产生了。



2、密集过孔或密集插装（压接）器件管脚定义不当造成的分割
密集过孔或密集插装（压接）器件在管脚定义时如果分布得不合理，而管脚之间的距离很小，会在地层或者定义层造成了一个狭长的隔离带。如果有走线穿过这个分割，就造成做跨分割现象。
我们先看看如图4-13所示的走线。


这些布线表面上无可挑剔：整齐，漂亮，也是一般电子或电路工程师所喜欢的布线方式。我们再看一下这些过孔对应区域的电源/地平面（图6-14），就会发现产生了电源、地层分割问题。

在图4-13 中，由于过孔间距过近，在电源/地平面上造成一条长长分割带，如图4-14所示，如果有走线穿过这个分割带时，跨分割问题也产生了。这类问题主要出现在电路中总线布线时容易出现，必须引起广大工程师的注意。


同样地，当通孔（包括焊盘和过孔）穿过地/电源平面时，如果通孔之间的距离靠得过近，上述问题也就同样出现了。这类问题主要出现在密集插装（压接）器件管脚定义不当时容易出现。因此，在定义密集插装（压接）器件管脚信号时，不仅要考虑信号的个数种类，还必须考虑信号总线的排列方式，避免对电源、地平面造成分割带来跨分割问题。



二、PCB板的跨分割走线的危害
跨分割走线的主要危害包括：
（1）导致走线的阻抗不连续；
（2）容易使信号之间发生串扰；
（3）可能引起信号的反射；
（4）增大电流环路面积，加大环路电感，使输出的波形容易振荡；
（5）增加向空间的辐射干扰，同时易受空间磁场的影响；
（6）加大与板上其他电路产生磁场耦合的可能性；
（7）环路电感上的高频压降构成共模辐射源，并通过外接电缆产生共模辐射。
为了形象地描述跨分割走线对电路的危害，我们用图4-15给出了一个地槽引起高频信号产生串扰的示意图。


对于需要严格的阻抗控制、按带状线模型走线的高速信号线而言，还会因为上平面、下平面或上下平面的开槽破坏带状线模型，造成阻抗的不连续，引起严重的信号失真，使信号的可靠度下降。
为了形象地描述跨分割走线对电磁干扰的影响，笔者进行“了试验对比。从对比的结果很容易看到跨分割的影响。
在一块PCB板上布了两根走线，两者激励源相同，负载完全一样，均走在同一布线层，长度均为6000MIL，惟一不同的是，一个跨了平面分割，另外一个参考平面完整。通过开关切换，在保证外部条件完全相同的情况下，分别让其中的一个网络上电，在半波暗室测试结果如下：
从图4-16和图4-17可以清楚地看出：信号跨分割区会增加辐射8dB-10dB；具体增加的辐射强度取决于跨分割导致的回流路径回路面积的大小，也与周围的电磁干扰环境有关。如果一条时钟线在对外接口线缆附近跨分割布线，其导致的电磁干扰强度可能超过20dB。由此可见跨分割布线会造成很大的电磁干扰，不仅干扰自身，同时它的电磁辐射还会对周围其他的电路或系统造成干扰。因此，我们在布线的时候一定要注意，尽量避免跨分割走线。








三、PCB板避免跨分割的办法
跨分割走线给电路带来很大的危害，我们在实际电路的时候，应该尽量避免造成跨分割现象，主要注意以下几点：
（1）走线避免穿越分割带，走线的时候考虑地、电源的分割，让走线绕开电源的分割问题，
也可以增加电路的叠层数来避免跨分割问题。
（2）通常布线的时候，电源分割是在不信号线之后设计，做电源或地分割时，一定要注意在地、电源分割的时候，会对哪些信号造成影响，会造成哪些信号线的跨分割走线，哪些是我们可以避免的，注意适当地调整地、电源分割。
（3）过孔设计和散孔不应过于密集，造成地、电源平面的隔离带。
（4）插装器件或者接插件在定义时，要分布地合理，充分考虑对地、电源平面的影响，是否造成分割，导致EMI增强。 ]]> http://caotang.za.org/blog/read.php?168 清明远布 <> Fri, 31 Mar 2006 04:53:10 +0000 http://caotang.za.org/blog/read.php?168 （1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。
（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播路径是通过导线的传导和空间的辐射。
（3）敏感器件，指容易被干扰的。如：A/D、D/A变换器，单片机，数字IC， 弱信号放大器等。

抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的 抗干扰性能。（类似于传染病的预防）

1、抑制干扰源 _
抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优 先考虑和最重要的原则，常常会起到事半功倍的效果。 减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的 di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下：
（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可 动作更多的次数。
（2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响。
（3）给电机加滤波电路，注意电容、电感引线要尽量短。
（4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的 影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电 容的等效串联电阻，会影响滤波效果。
（5）布线时避免90度折线，减少高频噪声发射。
（6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能 会把可控硅击穿的）。

2、按干扰的传播路径可分为传导干扰和辐射干扰两类。
所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和 有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰 噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别 注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般 的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感 器件上加 蔽罩。
切断干扰传播路径的常用措施如下：
（1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就 解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路 或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容 组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。
（2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。 控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。
（3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离 起来，晶振外壳接地并固定。此措施可解决许多疑难问题。
（4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。
（5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一 点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片 引脚排列时已考虑此要求。
（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。 大功率 器件尽可能放在电路板边缘。
（7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件 如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。

3、提高敏感器件的抗干扰性能
提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声 的拾取，以及从不正常状态尽快恢复的方法。
提高敏感器件抗干扰性能的常用措施如下：
（1）布线时尽量减少回路环的面积，以降低感应噪声。
（2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦 合噪声。
（3）对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源。
（4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
（5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字 电路。
（6）IC器件尽量直接焊在电路板上，少用IC座。 ]]> http://caotang.za.org/blog/read.php?167 清明远布 <> Fri, 31 Mar 2006 04:49:10 +0000 http://caotang.za.org/blog/read.php?167
　　如何降低数字信号和模拟信号的相互干扰呢?在设计之前必须了解电磁相容 (EMC) 的两个基本原则：第一个原则是尽可能降低电流回路的面积；第二个原则是系统只采取一个参考面。相反如果系统存在两个参考面，就有可能形成一个偶极天线 (注：小型偶极天线的辐射大小与线的长度，流过电流的大小的频率成正比)；而如果信号不能由尽可能小的环路返回，就有可能形成一个大的环状天线 (注：大型环状天线的辐射大小与环路面积，流过环路的电流大小及频率的平方成正比)。在设计中要尽可能避免这两种情况。

　　有人建议将混合信号电路板上的数字地和模拟地分开，这样能实现数字地与模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大系统中问题尤其突出。一旦跨越分割间隙布线，电磁辐射和信号串扰会急剧增加。在PCB 设计中最常见的问题就是信号线跨越分割地或电源而产生EMI 问题。
　　
　　如 图1 所示，我们采用上述分割方法，而且信号线跨越了两地间的间隙，信号返回的路径是什么呢?假定被分割的两个地在某处连在一起(通常情况下是在某个位置单点连接)，在这种情况下，地电流将形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时，将形成一个非常大的电流环路。另外，模拟地和数字地由一个长导线连接在一起会构成偶极天线。

　　了解电流回流到地的路径和方式是最佳化混合信号电路板设计的关键。许多设计工程师仅仅考虑信号流从何处流过，而忽略了电流的具体的路径。如果必须对地线层进行分割，而且必须由分割之间的间隙布线，可以先在被分割的地之间进行单点连接，形成两个地之间的连接桥，然后由该连接桥布线。这样，在每一个信号线的下方都能够提供一个直接的电流回流路径，从而使形成的环路面积很小。

　　采用光隔离元件或变压器也能实现信号跨越分割间隙。对于前者，跨越分割间隙的是光信号；在采用变压器的情况下，跨越分割间隙的是磁场。还有一种可行的方法是采用差分信号：信号从一条线流入从另一条信号线返回，这种情况下，不需要地作为回流路径。

　　要深入探讨数字信号对模拟信号的干扰必须先了解高频电流的特性。高频电流总是选择阻抗最小(电感最低)，直接位于信号下方的路径，因此返回电流会流过邻近的电路层，而无论这个邻近层是电源层还是地线层。

　　在实际工作中一般使用统一地，而将PCB 分区为模拟信号部分和数字信号部分。模拟信号在电路板所有层的模拟区内布线，而数字信号在数字电路区内布线。在这种情况下，数字信号返回电流不会流入到模拟信号的地方。只有将数字信号布在电路板的模拟信号部分或者将模拟信号布线在数字信号部分上时，才会出现数字信号对模拟信号的干扰。出现这种问题并不是因为没有分割地，真正的原因是数字信号的布线不适当。

　　PCB 设计采用统一地，由数字电路和模拟电路分区以及合适的信号布线，通常可以解决一些比较困难的布局布线问题，同时也不会产生因地分割带来的一些潜在的麻烦。在这种情况下，零件的布局的分区就成为决定设计优劣的关键。如果零件布局布线合理，数字地电流将限制在电路板的数字部分，不会干扰模拟信号。对于这样的布线必须仔细检查和核对，要保证百分之百遵守布线规则。否则，一条信号线走线不当就会破坏一个设计优良的电路板。 ]]> http://caotang.za.org/blog/read.php?166 清明远布 <> Fri, 31 Mar 2006 04:49:02 +0000 http://caotang.za.org/blog/read.php?166

(1)高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须的,也是降低干扰的有效手段。

合理选择层数能大幅度降低印板尺寸,能充分利用中间层来设置屏蔽,能更好地实现就近接地,能有效地降低寄生电感,能有效缩短信号的传输长度,能大幅度地降低信号间的交叉干扰等等,所有这些都对高频电路的可靠工作有利。有资料显示,同种材料时,四层板要比双面板的噪声低20dB。但是,板层数越高,制造工艺越复杂,成本越高.


(2)高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线最好采用全直线,需要转折,可用45度折线或圆弧转折,这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频电路中,满足这一要求却可以减少高频信号对外的发射和相互间的耦合。用Protel布线时可在以下两处预先设置,一是在“Options”菜单的“Track Mode”子菜单中预约以 45／90 Line或 90 Arc／Line方式布线,二是在“Auto”菜单的“Setup Autorouter…”项所打开的Routing Passes”对话框中选定“Add Arcs”,以便自动布线结束时使转角圆弧化.


(3)高频电路器件管脚间的引线越短越好。Protel满足布线最短化的最有效手段是在自动布线前对个别重点的高速网络进行“布线”预约。首先,打开“Netlst”菜单的“Edit Net”子菜单,会出现一个“Change Net”对话框,把此对话框中的“OptimizeMethod（布线优化模式）”选为“Shortest（最短化）”Rp可。其次,从整体考虑,元件布局时用“Auto”中Placement Tools－Shove’和“Auto”中的“Density(密度检查)”来对比调整,使元件排列紧凑,并配合“Netlist”菜单中的“Length”功能和“Info”菜单中的Lengthof selection”功能,对所选定的需最短化的重点网络进行布线长度测量.


(4)高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好,据测,一个过孔可带来约0.5 pF的分布电容,减少过孔数能显著提高速度。Protel软件专门提供了这一功能,它在 Auto菜单的Setup Autorouter…”项所打开的Routing Passes”对话框中,有一个“Advanced”栏目,把其中的“Smoothing”设为接通即可.


(5)高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一层内的平行走线几乎无法避免,但是在相邻的两个层,走线的方向务必取为相互垂直,这在Protel中不难办到但却容易忽视。在“Auto”菜单的“Setup Autorouter…项所打开的Routing Lagers对话框中允许对每一层的走线方向进行预定,供预选的方向有三种：“Horizontal、Vertical和 No Prefer－ence”,不少用户习惯选用“No Preference（无特定取向）”,认为这样布通率高,但是,在高频电路布线中最好在相邻层分别取水平和竖直布线交替进行。同一层内的平行走线无法避免,但可以在印板反面大面积敷设地线来降低干扰（这是针对常用的双面板而言,多层板可利用中间的电源层来实现这一功能）,Protel软件过去只提供了简单的“Fill”功能来应付这种需求,现在Windows下的Protel除此之外还在“Edit”菜单的“Place”选项中提供了更强大的放置“Polygon Plane”的功能,即：多边形栅格（条）铜箔面,如果在放置它时就把多边形取为整个印板的一个面,并把此栅格（条）与电路的GND网络连通,那么,该功能将能实现整块电路板的某一面的“铺铜”操作,经过“铺铜”的电路板除能提高刚才所讲的高频抗干扰能力外,还对散热、印板强度等有很大好处,另外,在电路板金属机箱上的固定处若加上镀锡栅条,不仅可以提高固定强度,保障接触良好,更可利用金属机箱构成合适的公共线。在软件菜单中打开此功能后可见到一个“Place Polygon Plane对话框,它会问你是否要把所放置的多边形栅格（条）与网络接通（connect net）,若接通该项,退出对话框时将提示你给出欲接通的网络名,给定接通GND网络将能起到屏蔽层的作用。同时还会问你“铺铜”的图案是用水平条（horizonta）、竖直条（vertica）还是栅格（两者都选即可）。选用栅格将会有较好的屏蔽效果,同时,栅格网的尺寸（习惯称作为“目”）确定依据所要重点屏蔽的干扰频率而定.



(6)对特别重要的信号线或局部单元实施地线包围的措施。该措施在Protel软件中也能自动实现,它就是“Edit”菜单的“Place”下的“Outline Select－ed Items”,即：绘制所选对象的外轮廓线。利用此功能,可以自动地对所选定的重要信号线进行所谓的“包地”处理,当然,把此功能用于时钟等单元局部进行包地处理对高速系统也将非常有益.


(7)各类信号走线不能形成环路,地线也不能形成电流环路。Protel自动布线的走线原则除了前面所讲的最短化原则外,还有基于X方向、基于Y方向和菊花状（daisy）走线方式,采用菊花状走线能有效避免布线时形成环路。具体可打开‘Netlist”菜单的“Edit Net”子菜单,出现一个“Change Net”对话框,把此对话框中的“Optimize Method（布线优化模式）”选为“Daisy Chain”即可


(8)每个集成电路块的附近应设置一个高频退耦电容。由于Protel软件在自动放置元件时并不考虑退耦电容与被退耦的集成电路间的位置关系,任由软件放置,使两者相距太远,退耦效果大打折扣,这时必须用手工移动元件（“ Edit”、“ Move”“component”）的办法事先干预两者位置,使之靠近.


(9)模拟地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠,在电路原理图上对它一般不予表达,由此形成的网络表（netlist）就不包含这类元件,布线时就会因此而忽略它的存在。针对此现实,可在原理图中把它当作电感,在PCB元件库中单独为它定义一个元件封装,布线前把它手工移动到靠近公共地线汇合点的合适位置上 ]]> http://caotang.za.org/blog/read.php?165 清明远布 <> Thu, 30 Mar 2006 04:16:13 +0000 http://caotang.za.org/blog/read.php?165 今天刚到这里注册，看到不少弟兄的帖子，感觉没有对PCB有一个系统的、合理的设计流程。就随便写点，请高手指教。
    一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。

    第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel 自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库，再做SCH的元件库。PCB的元件库要求较高，它直接影响板子的安装；SCH的元件库要求相对比较松，只要注意定义好管脚属性和与PCB元件的对应关系就行。PS：注意标准库中的隐藏管脚。之后就是原理图的设计，做好后就准备开始做PCB设计了。

    第二：PCB结构设计。这一步根据已经确定的电路板尺寸和各项机械定位，在PCB 设计环境下绘制PCB板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。
    第三：PCB布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（Design-> Create Netlist），之后在PCB图上导入网络表（Design->Load Nets）。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行：
      ①． 按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区（干扰源）；
      ②． 完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；
      ③． 对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施；
      ④． I/O驱动器件尽量靠近印刷板的边、靠近引出接插件；
      ⑤． 时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；
      ⑥． 在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。
      ⑦． 继电器线圈处要加放电二极管（1N4148即可）；
      ⑧． 布局要求要均衡，疏密有序，不能头重脚轻或一头沉
      ——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致” 。
这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。布局时，对不太肯定的地方可以先作初步布线，充分考虑。

   第四：布线。布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：
      ①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路, 即构成一个地网来使用（模拟电路的地则不能这样使用）
      ②． 预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
      ③． 振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；
      ④． 尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射；（要求高的线还要用双弧线）
      ⑤． 任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少；
      ⑥． 关键的线尽量短而粗，并在两边加上保护地。
      ⑦． 通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。
      ⑧． 关键信号应预留测试点，以方便生产和维修检测用
      ⑨．原理图布线完成后，应对布线进行优化；同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。

      ——PCB布线工艺要求
      ①． 线
一般情况下，信号线宽为0.3mm(12mil)，电源线宽为0.77mm(30mil)或1.27mm(50mil)；线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil)，实际应用中，条件允许时应考虑加大距离；
布线密度较高时，可考虑（但不建议）采用IC脚间走两根线，线的宽度为0.254mm(10mil)，线间距不小于0.254mm(10mil)。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。

      ②． 焊盘（PAD）
焊盘（PAD）与过渡孔（VIA）的基本要求是：盘的直径比孔的直径要大于0.6mm；例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸 1.6mm/0.8mm（63mil/32mil），插座、插针和二极管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸；
PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。

      ③． 过孔（VIA）
一般为1.27mm/0.7mm(50mil/28mil)；
当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm(40mil/24mil)。

      ④． 焊盘、线、过孔的间距要求
PAD and VIA  ： ≥ 0.3mm（12mil）
PAD and PAD  ： ≥ 0.3mm（12mil）
PAD and TRACK  ： ≥ 0.3mm（12mil）
TRACK and TRACK  ： ≥ 0.3mm（12mil）
密度较高时：
PAD and VIA  ： ≥ 0.254mm（10mil）
PAD and PAD  ： ≥ 0.254mm（10mil）
PAD and TRACK  ： ≥  0.254mm（10mil）
TRACK and TRACK  ： ≥  0.254mm（10mil）
      
   第五：布线优化和丝印。“没有最好的，只有更好的”！不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了（Place->polygon Plane）。铺铜一般铺地线（注意模拟地和数字地的分离），多层板时还可能需要铺电源。时对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。

   第六：网络和DRC检查和结构检查。首先，在确定电路原理图设计无误的前提下，将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查（NETCHECK），并根据输出文件结果及时对设计进行修正，以保证布线连接关系的正确性；
网络检查正确通过后，对PCB设计进行DRC检查，并根据输出文件结果及时对设计进行修正，以保证PCB布线的电气性能。最后需进一步对PCB的机械安装结构进行检查和确认。

    第七：制版。在此之前，最好还要有一个审核的过程。
PCB设计是一个考心思的工作，谁的心思密，经验高，设计出来的板子就好。所以设计时要极其细心，充分考虑各方面的因数（比如说便于维修和检查这一项很多人就不去考虑），精益求精，就一定能设计出一个好板子。 ]]> http://caotang.za.org/blog/read.php?154 清明远布 <> Wed, 24 Aug 2005 04:04:29 +0000 http://caotang.za.org/blog/read.php?154
a) 过孔

过孔一般被使用在多层印制电路版中。当是高速信号时，过孔产生1到4nH的电感和0.3到0.8pF的电容到路径。因此，当铺设高速信号通道时，过孔应该 被保持到绝对的最小。对于高速的并行线(例如地址和数据线)，如果层的改变是不可避免，应该确保每根信号线的过孔数一样。
b) 45度角的路径

与过孔相似，直角的路径转动应该被避免，因为它在内部的边缘能产生集中的电场。该场能产生耦合到相邻路径的躁声，因此，当转动路径时全部的直角路径应该采用45度的。 图5是45度路径的一般规则。
  
图5成角的路径

c) 短截线

短截线产生反射，同时也潜在增加波长可分的天线到电路的可能。虽然短截线长度可能不是任何在系统的已知信号的波长的四分之一整数，但是附带的辐射可能在短截线上产生共鸣。因此，避免在传送高频率和敏感的信号路径上使用短截线。
  


图6 短截线
d) 星型的信号排列

虽然星型排列适用于来自多个PCB印制电路版的地线连接，但它带有能产生多个短截线的信号路径。因此，应该被避免用星型排列于高速和敏感的信号上。
e) 辐射型信号排列

辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟,但是这也能产生多个反射和辐射干扰，所以应该被避免用辐射型排列于高迅和敏感的信号上。
f) 不变的路径宽度

信号路径的宽度从驱动到负载应该是常数。改变路径宽度对路径阻抗（电阻，电感，和电容）产生改变，从而，能产生反射和造成线路阻抗不平衡。所以最好保持路径的宽度不变。
g) 洞和过孔密集

经过电源和地面位面的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。这个区域不仅成为信号活动的“热点”，而且供电面在这点是高阻，象射频电流一样低效。
h) 切分孔隙

与洞和过孔密集相同，切分孔隙（即长洞或宽通道）在电源位面和地位面范围内产生不一致的区域，并且就象防护物一样减少他们的效力，也局部性地递增电源位面和地位面的阻抗。
i) 接地金属化的模具

所有的金属化的模具应该被连接到地，否则，这些大的金属区域能充当辐射天线 织梦好，好织梦
j) 最小化环面积

保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，因而,避免潜在的天线环。对于高速单端信号,有时如果信号路径没有沿着低阻的地位面走，地线回路可能也必须沿着信号路径(如图7) ]]> http://caotang.za.org/blog/read.php?153 清明远布 <> Wed, 24 Aug 2005 04:02:50 +0000 http://caotang.za.org/blog/read.php?153 在高要求电路中，数字地与模拟地必需分开。即使是对于A/D、D/A转换器同一芯片上两种“地”最好也要分开，仅在系统一点上把两种“地”连接起来。

2.浮地与接地
系统浮地，是将系统电路的各部分的地线浮置起来，不与大地相连。这种接法，有一定抗干扰能力。但系统与地的绝缘电阻不能小于50MΩ，一旦绝缘性能下降，就会带来干扰。通常采用系统浮地，机壳接地，可使抗干扰能力增强，安全可靠。

3.一点接地
在低频电路中，布线和元件之间不会产生太大影响。通常频率小于1MHz的电路，采用一点接地。
4.多点接地。
在高频电路中，寄生电容和电感的影响较大。通常频率大于10MHz的电路，采用多点接地. ]]> http://caotang.za.org/blog/read.php?135 清明远布 <> Sun, 26 Jun 2005 04:52:18 +0000 http://caotang.za.org/blog/read.php?135
(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。

(3) 尽量为继电器等提供某种形式的阻尼。

(4) 使用满足系统要求的最低频率时钟。

(5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。

(6) 用地线将时钟区圈起来，时钟线尽量短。

(7) I/O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。

(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。

(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。

(11) 印制板按频率和电流开关特性分区，噪声组件与非噪声组件要距离再远一些。

(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。

(13) 时钟、总线、片选信号要远离I/O线和接插件。

(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。

(15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。

(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟组件引脚远离I/O电缆。

(17) 组件引脚尽量短，去耦电容引脚尽量短。

(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。

(19) 对噪声敏感的线不要与大电流，高速开关线平行。

(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。

(21) 弱信号电路，低频电路周围不要形成电流环路。

(22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。

(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。

数字地、模拟地之间用磁珠隔离可防止数字信号对模拟信号的干扰

电源和地要靠近并平行走线,线尽量宽.输入输出隔离,尽量减小电源和信号的回路面积!不同的部分采用电源分支,滤波电容要放在前级,晶振外壳最好接地.强电,弱电,数字,模拟,高频,低频,要分开,电源等容易发热的地方要放在板边器件不要放的太密.各部分电路要尽量靠近放在一起,需要的时候要开隔离槽.等等太多了!

如果让设计的电路板一点干扰也没有,那是不可能,只能在允许的范围内尽量减少干扰,有很多种方法,输入信号与输出信号必须有隔离,不能与系统采用共地的方式,数据总线和地址总线上加上拉电阻或接总线驱动芯片,电源端的干扰主要是差模干扰和共模干扰,应在电源输入与输出端加扼流电感,在复位端也要加抗干扰措施,复位端受到干扰时,虽不会复位,但会造成特殊功能寄存器器数据改变,导至系统工作失常,方法还有很多,

注意数字地和模拟地不要混,都在电路中单独走,最后在电源处正确的说应该是电源出来后接的电容那单点共地
首先保证在光耦器件的下方不要布线,否则隔离性能会不好.特别是在做脉冲群干扰实验时,常常会通不过要求等级.

要是有多路光隔设计时,光耦器件的输入与输出应有明显的分界.不要交互在一起
我是做ccd视频信号处理电路的，我觉得在模拟区和数字区划分问题上，应注意，模拟信号最好不要穿过数字区，因为数字电路本身的噪声很大，地很脏，而模拟信号本身又很容易受到干扰。再有，考虑布线的阻抗，如果为了减小布线长度而让模拟信号穿过数字区的话，有点得不偿失，我觉得不一定是越短就越好，看你是想要优化哪个电路参数了，对于楼上的过孔尽量少的观点，我觉得过孔的多少应该由过孔周围布线情况而定，应该使每条信号线上的噪声耦合到地线的距离是最短的，也就是说，可能有时候地线是铺通了，可为了这点，还要人工的加上一些过孔上去。

1.地线单点共地问题
2.各种信号线之间的电磁干扰问题
3.屏蔽地的连接问题
4.元器件的摆放问题
5.合理布局的问题
谢谢大家的支持.让我们共同进步

音频信号放大电路.在这里就涉及到接地的问题,我认为如果是多级放大的话,前级跟后级的地线不应该连接在同一个地线分支上.应该在不同的地线分之上.这里说的分支是从总地线单独引出来的，后级比前级电流大很多,如果把他们的地线都连接在一个地线分支上,我想那就对前级有了影响和干扰

做FCC的时候有超标，于是就在高频的时钟线上串上电阻，效果比较明显，也可以对地加电容，但是参数不好确定。 ]]> http://caotang.za.org/blog/read.php?134 清明远布 <> Sun, 26 Jun 2005 04:00:00 +0000 http://caotang.za.org/blog/read.php?134
PCB设计的一般原则

要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB．应遵循以下一般原则：

1. 布局
首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。
在确定特殊元件的位置时要遵守以下原则：
(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
(3)重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。
(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
(5)应留出印制扳定位孔及固定支架所占用的位置。
根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则：
(1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
(2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、 整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。
(3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。
(4)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。

2．布线
布线的原则如下：
(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。
(2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为 0.05mm、宽度为 1 ~ 15mm 时．通过 2A的电流，温度不会高于3℃，因此．导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。
(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。

3.焊盘
焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。


PCB及电路抗干扰措施

印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。

1.电源线设计
根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

2．地线设计
地线设计的原则是：
(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。
(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。
(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。

3.退藕电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
退藕电容的一般配置原则是：
(1)电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uF以上的更好。
(2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。
(3)对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
(4)电容引线不能太长，尤其是高频旁路电容不能有引线。

此外，还应注意以下两点：
(1)在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。
(2)CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。 ]]>